Über Abir
J'ai une expérience significative dans la conception, la validation et l'implémentation des blocs VHDL sur FPGA à très faible empreinte.
La conception des blocs vhdl se fait au niveau des éléments basiques ( bascules, compteurs, mémoires..)
Arabisch
Muttersprachlich oder zweisprachig
Französisch
Muttersprachlich oder zweisprachig
Englisch
Verhandlungssicher
Vor Ort möglich
Bry-sur-Marne (bis zu 50 km)
Projekt- und Berufserfahrung
- vitecFreelance Digital Design Engineer ( VHDL, FPGA, ASIC, DO-254)TELEKOMMUNIKATIONFebruar 2023 - Heute (3 Jahre und 3 Monate)Châtillon, FrankreichDesign of an IP to make a Move function of a memory at Byte level .RTL IP specification, simulation and validation.ASIC synthesis.Test and integration.Image processing test and validation.
- Safran Electronics & DefenseFreelance Digital Design Engineer ( VHDL, FPGA, ASIC, DO-254)LUFT- & RAUMFAHRTOktober 2022 - Februar 2023 (4 Monate)Paris, FrankreichOptimization of ALU Design in SystemVerilog.Adding Macro functions for matrix computation.Test and validation Design.
- Safe Connect SystemsHardware Team LeaderLUFT- & RAUMFAHRTJuli 2017 - Januar 2022 (4 Jahre und 6 Monate)• La spécification système d’un réseau Ethernet TSN déterministe avec faible empreinte.• Rédaction des cahiers de charges des blocs à développer (timing, spécifications détaillées, MEF)• Spécification, conception, tests et validation sur FPGA des principaux IPs utilisés pour la création d’un réseau Ethernet déterministe ( Rx, Tx, librairies, Bus internes..)• Spécification, conception, tests et validation des interfaces RGMII/SGMII (1Gbp, 100 Mbps)• Conception et implémentation d’un switch TSN avec 12 ports sur ARRIA 10 (Carte Attila Intel)• Mise en place avec l’équipe de plusieurs architectures à base de switch, EndPoind…• Développement d’un outil de configuration avec interface graphique utilisateur sur Python permettant à l’utilisateur d’initialiser son switch TSN.• Rédaction des documents de communication (CIR, marketing...)• Représentation de la société lors de salons et évènements divers : SPS2019 (Nuremberg), ERTS2 2020 (Toulouse)…Outils : Modelsim, Intel Quartus (17.1, 18.1), VHDL, Arria 10, Cyclone 10
Empfehlungen
Sei die erste Person, die Abir empfiehlt
Teile Deine Erfahrung aus der Zusammenarbeit mit diesem Freelancer.
Diese Freelancer passen auch zu Ihren Kriterien
Agatha Frydrych
Backend Java Software Engineer
4.7
(3)
2
Baptiste Duhen
Fullstack developer
4.6
(4)
5
Amed Hamou
Senior Lead Developer
4
(2)
7
Audrey Champion
Web developer
4.3
(3)
4
Ausbildung und Abschlüsse
- PHD MicroelectronicsENSTA Paristech2012Projet industriel MPSOCExplorer (ENSTA Paristech, Eve Company, Arteris) • Conception et implémentation d’une architecture à base de multiprocesseurs sur puces (Multi Processor System On Chip MPSOC) avec la technologie 3D IC de Tezzaron. Une comparaison entre différentes architectures : Butterfly et Mesh • Conception des réseaux sur puces avec la topologie Butterfly et Mesh. • Conception d’une architecture MPSOC avec 16 processeurs, 16 mémoires et un réseau sur puce NoC avec la topologie Butterfly. Emulation de cette architecture sur les plateformes Multi FPGA de EVE Company (Zebu UF4 et Zebu Server). • Conception et implémentation d’un MPSOC hiérarchique (64 processeurs et 64 mémoires)
- Microelectronics EngineerEcole Nationale des ingénieurs de Tunis2008